北京航空航天大学赵巍胜教授和曹凯华助理教授课题组与致真存储（北京）科技有限公司研发团队合作在自旋轨道矩MRAM器件方面取得重要进展，相关研究结果以"利用200 mm晶圆工艺平台集成制备的高性能自旋轨道矩MRAM器件"(Integration of high-performance spin-orbit torque MRAM devices by 200-mm-wafer manufacturing platform)为题，作为封面文章在Journal of Semiconductors (《半导体学报》) 2022年第10期发表。

磁性随机存取存储器(MRAM)作为一种新兴的非易失性存储器，具有高读写速度、高续航能力、长存储时间和低功耗等特点。近年来TSMC, SAMSUNG, GlobalFoundries等大型半导体厂商也在MRAM领域积极布局。一方面传统的嵌入式闪存（e-flash）是基于先擦除后写入的方式，每个擦写单元的擦除次数有限，会因为擦除次数过多而被磨损，进而影响整个e-flash的生命周期，同时e-flash在28 nm CMOS技术节点以下成本过高。相比之下MRAM具有可实现近乎无限次写入的优势，成本较低，因此，MRAM成为替代e-flash的重要解决方案。另一方面，MRAM也可替代SRAM以解决先进CMOS节点的潜在漏电问题。然而，目前比较成熟的Toggle-MRAM和自旋转移矩MRAM（STT-MRAM），由于写入速度限制和可靠性问题，很难取代L1或L2缓存。为了解决以上问题，研究人员提出了在三端器件中读写路径分离的自旋轨道矩MRAM（SOT-MRAM），从本质上解决了高写入电流导致的读错误和隧道结老化问题。

目前SOT-MRAM在业界仍处于研发阶段，并且在晶圆级制造中仍面临着一些挑战。这些挑战主要来自于以下两个方面：（1）SOT-MRAM器件结构采用顶钉扎的结构，重金属（SOT层）与后段工艺（BEOL）介质相邻，衬底的粗糙度严重影响上层重金属层和磁隧道结（MTJ）膜堆的磁学性能和电学性能，这就使得BEOL工艺与SOT-MTJ器件的集成具有较大挑战；（2）由于SOT-MRAM器件的底电极很薄（通常5 nm左右），如何控制MTJ刻蚀精准停止在底电极层（保证刻蚀工艺对底电极和MTJ的损伤最小）也是一项巨大的挑战，同时刻蚀深度均匀性直接影响晶圆级器件性能均匀性的分布。

图1. SOT-MRAM器件结构及工艺流程图。

针对上述挑战，本工作通过调整BEOL工艺后衬底的粗糙度，成功实现了BEOL与SOT-MTJ器件的集成，并通过调整刻蚀工艺参数使得MTJ刻蚀精准停止在底电极层，保证了晶圆内器件的短路率低于5%，同时刻蚀对MTJ的损伤较小。最终成功制备了8英寸晶圆级可实现无场翻转的高性能SOT-MRAM器件，并对器件的磁学和电学性能（单器件和晶圆级）进行了系统的测试。器件各项指标与台积电2022年7月在VLSI会议上报道的8 Kb SOT-MRAM器件性能相当，在国内外处于领先地位。具体的，本工作首先测试了单器件的磁学和电学性能，在R-H和R-V测试中，器件TMR达到100%；晶圆级器件性能的均匀性RSOT sigma ~18%，TMR sigma ~7%，JSW sigma ~20%；器件短路率小于5%，Rap和Rp阻值间距~5 Rp sigma，满足存储器对器件的读写要求。在改变MTJ长轴大小时，发现器件翻转电流随长轴增大而逐渐增大，利用分流模型成功解释了器件翻转电流和MTJ尺寸的依赖关系。同时测试了器件翻转电流与电流脉宽之间的依赖关系，得到器件的原始翻转电流JC0 ~±38 MA/cm2；在器件的耐久性测试中，写入1010次电流后，测试器件底电极电阻、P态电阻和AP态电阻变化小于1%，具有良好的耐久性；利用磁场测得器件的热稳定因子Δ~100，退火方法测试器件在工作温度85 ℃下的热稳定因子Δ~55，以上结果均表明流片的器件满足十年期的存储要求。

图2. SOT-MRAM器件的电学和磁学性能测试；晶圆级RSOT、MR、JSW分布图和相应的CDF曲线；P态和AP态阻值的分布图。

SOT-MRAM器件在200 mm晶圆工艺平台的成功集成，为SOT-MRAM的产业化提供了一条可行的途径。致真存储研发团队在此工作的基础上已经完成小容量SOT-MRAM的8英寸测试片流片工作，预期在年底会进行128Kb SOT-MRAM工程片流片。

博士生张洪超为该研究论文的第一作者，曹凯华助理教授、王戈飞博士、刘宏喜博士为通讯作者。该论文得到了国家重点科技研发计划和国家自然科学基金项目等支持。

来源：半导体学报